双性人被室友做了个爽h_伊人青青操_gogo国模人体啪啪大尺度_久草在线免费福利视频

上海 江蘇 浙江 安徽 PCB培訓 郵箱登陸 聯系我們
緯亞聯系電話:0512-57933566
高速高密度PCB設計的新挑戰概述 - PCB制造相關服務

聯系我們

昆山緯亞PCB生產基地聯系方式
昆山緯亞智能科技有限公司

公司地址:昆山市周市鎮宋家港路259號
公司電話Tel:0512-50139595
電子郵件Email: steven@pcbvia.com

首頁  技術支持  資料中心高速高密度PCB設計的新挑戰概述 - PCB制造相關

高速高密度PCB設計的新挑戰概述 - PCB制造相關

發布時間:2016-08-17 08:48:59 分類:資料中心

 高速高密度PCB設計的新挑戰概述

如何利用先進的EDA工具以及優化的方法和流程,高質量、高效率的完成設計,已經成為系統廠商和設計工程師不得不面對的問題。

  熱點:從信號完整性向電源完整性轉移

談到高速設計,人們首先想到的就是信號完整性問題。信號完整性主要是指信號在信號線上傳輸的質量,當電路中信號能以要求的時序、持續時間和電壓幅度到達接收芯片管腳時,該電路就有很好的信號完整性。當信號不能正常響應或者信號質量不能使系統長期穩定工作時,就出現了信號完整性問題,信號完整性主要表現在延遲、反射、串擾、時序、振蕩等幾個方面。一般認為,當系統工作在50MHz時,就會產生信號完整性問題,而隨著系統和器件頻率的不斷攀升,信號完整性的問題也就愈發突出。元器件和PCB板的參數、元器件在PCB板上的布局、高速信號的布線等這些問題都會引起信號完整性問題,導致系統工作不穩定,甚至完全不能正常工作。

0

信號完整性技術經過幾十年的發展,其理論和分析方法都已經較為成熟。對于信號完整性問題,陳蘭兵認為,信號完整性不是某個人的問題,它涉及到設計鏈的每一個環節,不但系統設計工程師、硬件工程師、PCB工程師要考慮,甚至在制造時也不能忽視。解決信號完整性問題,必須借助先進的仿真工具,如Cadence的SPECCTRAQuest就是不錯的仿真工具,利用它可以在設計前期進行建模、仿真,從而形成約束規則指導后期的布局布線,提高設計效率。隨著Cadence 在今年6月推出的專門針對千兆赫信號的仿真器MGH——它是業界首個可以在幾秒之內完成數萬BIT千兆赫信號的仿真器——信號完整性技術更臻完善。

相對于信號完整性,電源完整性是一種較新的技術,它被認為是高速高密度PCB設計目前大的挑戰之一。電源完整性是指在高速系統中,電源傳輸系統(PDS power deliver system)在不同頻率上,阻抗特性不同,使PCB板上電源層與地層間的電壓在電路板的各處不盡相同,從而造成供電不連續,產生電源噪聲,使芯片不能正常工作;同時由于高頻輻射,電源完整性問題還會帶來EMC/EMI問題。如果不能很好地解決電源完整性問題,會嚴重影響系統的正常工作。

通常,電源完整性問題主要通過兩個途徑來解決:優化電路板的疊層設計及布局布線,以及增加退耦電容。退耦電容在系統頻率小于300 ~ 400MHz時,可以起到抑止頻率、濾波和阻抗控制的作用,在恰當的位置放置合適的退耦電容有助于減小系統電源完整性的問題。但是當系統頻率更高時,退耦電容的作用很小。在這種情況下,只有通過優化電路板的層間距設計以及布局布線或者其他的降低電源、地噪聲的方法(如適當匹配降低電源傳輸系統的反射問題)等來解決電源完整性問題,同時抑止EMC/EMI.

對于信號完整性和電源完整性之間的關系,陳蘭兵認為:“信號完整性是時域的概念,比較好理解,而電源完整性卻是頻域的概念,難度比信號完整性大,但在某些方面和信號完整性又有相通之處。電源完整性對工程師的技能要求更高,對于高速設計而言,是一個新的挑戰。它不但涉及到板級,同時涉及到芯片和封裝級。建議從事高速電路板設計的工程師在解決了信號完整性的基礎上再做電源完整性。”據介紹,Cadence的電源完整性工具PI已推向市場,并已成功運用到很多客戶的設計中。 

通過仿真 “軟”化你的設計

仿真是對把各方面問題都考慮進去的虛擬原型的測試。由于設計越來越復雜,工程師不可能把每一種方案都拿來實施,此時只能借助先進的仿真代替試驗進行判斷。

今天的系統設計,除了面臨高速高密度電路板所帶來的挑戰外,產品快速面世的壓力更是使仿真成為系統設計必不可少的手段。設計者希望利用先進的仿真工具,在設計階段即找出問題,從而高效率、高質量地完成系統設計

傳統的電路板設計,工程師很少借助仿真的手段。更多的時候是利用上游芯片廠商提供的參考設計設計指導規則(即白皮書),結合工程師的實際經驗進行設計,然后將設計生產出來的原型機進行反復測試試驗、找出問題、修改設計,這樣周而復始,直至問題基本全部解決。即時偶爾采用仿真工具進行設計,也只局限于局部電路。修改電路意味著時間上的延遲,這種延遲在產品快速面世的壓力下是無法接受的,尤其對于大型系統,一處小小的修改也許需要將整個設計推翻重來,正所謂“牽一發而動全身”,它給廠商帶來的損失是無法估量的。

產品質量的難以保證、開發周期的不可控、對工程師經驗的過分依賴……這些因素使上述設計方法難以應對越來越復雜的高速高密度PCB設計所帶來的挑戰,因而必須借助先進的仿真工具加以解決。“上游芯片廠商給的設計方案是建立在他們自己樣板的基礎上的,而系統廠商的產品和上游廠商的樣板不可能完全一樣;同時,一個芯片的設計要求可能和另一個的相互矛盾,這時必須通過仿真來確定設計方案。”陳蘭兵說。

從某種意義上講,仿真就是讓軟件在虛擬原型上完成以前需要通過對物理原型的測試才能夠完成的功能評價,是一種更為“軟”化和更加經濟的方案。

然而高速高密度電路板的仿真和傳統的仿真又有所不同。Mentor Graphics公司技術工程師尤立夫介紹:“傳統的仿真是針對原理圖而做的,它只是加激勵,看輸出,由此來判斷功能是否正確;而高速仿真是在功能正確的前提下,看設計的性能如何,它既針對原理圖,同時針對PCB設計。”利用仿真工具,可以判斷哪一個方案更貼近實際需求,在滿足性能要求的基礎上,判斷哪一個的成本更低,在性能設計和系統成本之間找到一個平衡點。尤立夫說:“利用仿真工具,可以判斷系統改進的方向是否正確,為設計指明方向,提高一板成功率,使產品更快走向市場。但是,無論仿真的結果多么接近測試結果,它都不能代替實際的測試系統。"

來源:高速高密度PCB設計的新挑戰概述 - PCB制造相關

瀏覽"高速高密度PCB設計的新挑戰概述 - PCB制造相關"的人還關注了

版權所有:昆山緯亞電子科技有限公司      技術支持:李麟